<![CDATA[ايران ويج - FPGA]]> https://www.iranled.com/forum/ Mon, 02 Nov 2026 07:00:52 +0000 MyBB <![CDATA[مثال های FPGA درس معماری کامپیوتر]]> https://www.iranled.com/forum/thread-31930.html Wed, 26 Dec 2018 06:26:05 +0000 https://www.iranled.com/forum/thread-31930.html
خیلی وقته قسمت FPGA خوابیده، تصمیم گرفتم که با یک سری مثال ها از VHDL دوباره این قسمت رو زنده کنم.

چون این ترم آزمایشگاه معماری داشتم (سیستم های دیجیتال 2 یا همون معماری کامپیوتر)، یک سری مثال  رو اینجا قرار میدم که به درد دوستانی که این درس دارن بخوره.

حالا قول نمیدم ولی اگه فرصت شد کد verilog همین مثال هارو هم سعی میکنم که بنویسیم(البته هنوز verilog رو یاد نگرفتم).



مثال شماره 1: دیکودر 2 به 4 با VHDL
مثال شماره 2: مالتی پلکسر 4 به 1 با VHDL
مثال شماره 3: فیلپ فلاب D با ریست سنکرون با VHDL
مثال شماره 4: فلیپ فلاپ JK با VHDL
مثال شماره 5: فیلپ فلاپ T با VHDL
مثال شماره 6: تمام جمع کننده (Full Adder) با VHDL
مثال شماره 7:

منابع:
1.

موفق باشید. قلب
]]>
خیلی وقته قسمت FPGA خوابیده، تصمیم گرفتم که با یک سری مثال ها از VHDL دوباره این قسمت رو زنده کنم.

چون این ترم آزمایشگاه معماری داشتم (سیستم های دیجیتال 2 یا همون معماری کامپیوتر)، یک سری مثال  رو اینجا قرار میدم که به درد دوستانی که این درس دارن بخوره.

حالا قول نمیدم ولی اگه فرصت شد کد verilog همین مثال هارو هم سعی میکنم که بنویسیم(البته هنوز verilog رو یاد نگرفتم).



مثال شماره 1: دیکودر 2 به 4 با VHDL
مثال شماره 2: مالتی پلکسر 4 به 1 با VHDL
مثال شماره 3: فیلپ فلاب D با ریست سنکرون با VHDL
مثال شماره 4: فلیپ فلاپ JK با VHDL
مثال شماره 5: فیلپ فلاپ T با VHDL
مثال شماره 6: تمام جمع کننده (Full Adder) با VHDL
مثال شماره 7:

منابع:
1.

موفق باشید. قلب
]]> <![CDATA[بورد آموزشی fpga (اسپارتان 6)همراه با آموزش های کامل فارسی]]> https://www.iranled.com/forum/thread-30227.html Fri, 14 Aug 2015 08:36:56 +0000 https://www.iranled.com/forum/thread-30227.html برد آموزشی FPGA - اسپارتان 6 - برد پازج
اگر دنبال برد خوب با قیمت مناسب می گردید حتما یه سری به سایت posedge.ir بزنید.
برد پازج بردی براساس برد papilio هست ولی مزیت های زیادی نسبت به آن داره.اول از همه پروگرامر USB سرخود داره که با همه ی نرم افزارهای خود xilinx بخوبی کار می کنه و برخلاف papilio یا mojo هیچ نرم افزار واسطی نمی خواد.
این برد را به همراه چند تا از دوستان داریم روش کار می کنیم. و علاوه بر طراحی و تولید برد اصلی روی بردهای توسعه مختلف و همیچنین پشتیبانی نرم افزاری آن برنامه ریزی کردیم.
انشالله این برد بتونه یک منبع و رفرنس عالی در زمینه fpga باشه، موضوعی که خیلی کم تو ایران به اون بها داده شده.
خلاصه دوستانی که می خواهند کار با fpga را شروع کنند یا دوست داشتن کار کنند ولی به خاطر قیمت بالا نمی تونستند سخت افزار خوبی بخرند برد پازج می تونه مشکلشون را حل کنه.اگر در این زمینه سوالی دارید در خدمتتون هستم.

[تصویر: do.php?imgf=banner-small.jpg]]]> برد آموزشی FPGA - اسپارتان 6 - برد پازج
اگر دنبال برد خوب با قیمت مناسب می گردید حتما یه سری به سایت posedge.ir بزنید.
برد پازج بردی براساس برد papilio هست ولی مزیت های زیادی نسبت به آن داره.اول از همه پروگرامر USB سرخود داره که با همه ی نرم افزارهای خود xilinx بخوبی کار می کنه و برخلاف papilio یا mojo هیچ نرم افزار واسطی نمی خواد.
این برد را به همراه چند تا از دوستان داریم روش کار می کنیم. و علاوه بر طراحی و تولید برد اصلی روی بردهای توسعه مختلف و همیچنین پشتیبانی نرم افزاری آن برنامه ریزی کردیم.
انشالله این برد بتونه یک منبع و رفرنس عالی در زمینه fpga باشه، موضوعی که خیلی کم تو ایران به اون بها داده شده.
خلاصه دوستانی که می خواهند کار با fpga را شروع کنند یا دوست داشتن کار کنند ولی به خاطر قیمت بالا نمی تونستند سخت افزار خوبی بخرند برد پازج می تونه مشکلشون را حل کنه.اگر در این زمینه سوالی دارید در خدمتتون هستم.

[تصویر: do.php?imgf=banner-small.jpg]]]> <![CDATA[طریقه کار با XC3S500E-4]]> https://www.iranled.com/forum/thread-29987.html Wed, 13 May 2015 15:19:40 +0000 https://www.iranled.com/forum/thread-29987.html من با XC3S500E-4 کار میکنم(spartan3e) و می خواستم ببینم بلوک ضرب کننده داره؟
و چجوری می تونم ازش استفاده کنم؟]]> من با XC3S500E-4 کار میکنم(spartan3e) و می خواستم ببینم بلوک ضرب کننده داره؟
و چجوری می تونم ازش استفاده کنم؟]]> <![CDATA[توصیف یک شمارنده]]> https://www.iranled.com/forum/thread-29971.html Sun, 10 May 2015 18:26:21 +0000 https://www.iranled.com/forum/thread-29971.html یه پروژه از آز مدار منطقی اگه ممکنه کمک کنید:
توصیف یک شمارنده با ورودی clock (لبه بالا رونده) و سه خروجی بنویسید که روی خروجی ارقام 0 تا 5 شمارش گردد و حلقه شمارش تکرار گردد(با زبان verilog نرم افزار modelsim برای پیاده سازی روی fpga) متشکرم]]> یه پروژه از آز مدار منطقی اگه ممکنه کمک کنید:
توصیف یک شمارنده با ورودی clock (لبه بالا رونده) و سه خروجی بنویسید که روی خروجی ارقام 0 تا 5 شمارش گردد و حلقه شمارش تکرار گردد(با زبان verilog نرم افزار modelsim برای پیاده سازی روی fpga) متشکرم]]> <![CDATA[طریقه ورود به isim]]> https://www.iranled.com/forum/thread-29904.html Wed, 22 Apr 2015 02:26:42 +0000 https://www.iranled.com/forum/thread-29904.html چجوری می تونم از قسمت isim استفاده کنم یا بهتر بگم اصلا چجوری می تونم وارد این قسمت بشم؟
ممنون میشم کمکم کنید]]> چجوری می تونم از قسمت isim استفاده کنم یا بهتر بگم اصلا چجوری می تونم وارد این قسمت بشم؟
ممنون میشم کمکم کنید]]> <![CDATA[اتصال usb به fpga]]> https://www.iranled.com/forum/thread-29821.html Tue, 24 Mar 2015 19:13:26 +0000 https://www.iranled.com/forum/thread-29821.html پروژه من برای درس fpga اتصال usb به fpga هستش
نیاز به ساخت سخت افزاری نیست شبیه سازی باید بشه
کسی میتونه کمک کنه ؟
عروسیتون جبران کنم]]> پروژه من برای درس fpga اتصال usb به fpga هستش
نیاز به ساخت سخت افزاری نیست شبیه سازی باید بشه
کسی میتونه کمک کنه ؟
عروسیتون جبران کنم]]> <![CDATA[سوال در مورد پیاده سازی fpga]]> https://www.iranled.com/forum/thread-29706.html Mon, 23 Feb 2015 20:24:04 +0000 https://www.iranled.com/forum/thread-29706.html من یک مدار DSP رو میخوام با FPGA پیاده سازی کنم. از نرم افزار Active HDL استفاده میکنم. اما قسمت synthesizer و پیاده سازی مدار روی fpga رو نمیدونم چطوریه.
اگر کسی با این نرم افزار آشنایی داره راهنمایی کنه ممنون میشم.]]> من یک مدار DSP رو میخوام با FPGA پیاده سازی کنم. از نرم افزار Active HDL استفاده میکنم. اما قسمت synthesizer و پیاده سازی مدار روی fpga رو نمیدونم چطوریه.
اگر کسی با این نرم افزار آشنایی داره راهنمایی کنه ممنون میشم.]]> <![CDATA[شروع کار با Xilinx Spartan 3 - XC3S400]]> https://www.iranled.com/forum/thread-29647.html Thu, 12 Feb 2015 09:28:52 +0000 https://www.iranled.com/forum/thread-29647.html
گفتم یه تاپیکی بزنم، اطلاعاتی که برای طراحی شماتیک بورد xc3s400 جمع شده، به اشتراک بذارم...
-----------------------------
سعی میکنم بجای لینک فایل ها، اونا رو روی یه سرور دیگه آپلود کنم.]]>
گفتم یه تاپیکی بزنم، اطلاعاتی که برای طراحی شماتیک بورد xc3s400 جمع شده، به اشتراک بذارم...
-----------------------------
سعی میکنم بجای لینک فایل ها، اونا رو روی یه سرور دیگه آپلود کنم.]]> <![CDATA[shift register]]> https://www.iranled.com/forum/thread-29387.html Fri, 19 Dec 2014 10:07:02 +0000 https://www.iranled.com/forum/thread-29387.html شیفت رجیستر سری دوطرفه
shift registere serial 2 tarafe + parallel load]]> شیفت رجیستر سری دوطرفه
shift registere serial 2 tarafe + parallel load]]> <![CDATA[نحوه کار با نرم افزار Xilinx.ISE.Design.Suite.v14.7]]> https://www.iranled.com/forum/thread-28255.html Sun, 18 May 2014 02:08:44 +0000 https://www.iranled.com/forum/thread-28255.html
در این مکتوب قصد داریم تا نحوه کار با نرم افزار Xilinx.ISE.Design.Suite.v14.7 رو آموزش بدیم.


فهرست:
1- مقدمه
2- آموزش نصب نرم افزار
3- آشنایی با محیط نرم افزار
...
ادامه دارد...]]>
در این مکتوب قصد داریم تا نحوه کار با نرم افزار Xilinx.ISE.Design.Suite.v14.7 رو آموزش بدیم.


فهرست:
1- مقدمه
2- آموزش نصب نرم افزار
3- آشنایی با محیط نرم افزار
...
ادامه دارد...]]> <![CDATA[مشکل در سنتز یک ضرب کننده]]> https://www.iranled.com/forum/thread-27073.html Mon, 07 Oct 2013 06:26:51 +0000 https://www.iranled.com/forum/thread-27073.html یک ضرب کننده ی مبنای 16 با VHDL طراحی کردم، الان که سنتز میکنم خطای Memory میده..
یک Adder برای این ضرب کننده نوشتم که چون همه ی حالتهای جمع دو عدد رو در نظر گرفتم تعداد خطوطش زیاد شده(2000 خط)
دوستان کسی میتونه به بنده کمک کنه؟؟]]> یک ضرب کننده ی مبنای 16 با VHDL طراحی کردم، الان که سنتز میکنم خطای Memory میده..
یک Adder برای این ضرب کننده نوشتم که چون همه ی حالتهای جمع دو عدد رو در نظر گرفتم تعداد خطوطش زیاد شده(2000 خط)
دوستان کسی میتونه به بنده کمک کنه؟؟]]> <![CDATA[fpga advantage??]]> https://www.iranled.com/forum/thread-25936.html Mon, 13 May 2013 13:35:13 +0000 https://www.iranled.com/forum/thread-25936.html چند سوال داشتم راجب fpga advantage.
1-این نرم افزار از چه نوع برنامه نویسی استفاده میکنه؟verilog?vhdl?c?
2-این نرم افزار خانواده های چه نوع fpga هایی رو ساپورت میکنه؟؟
3-این سوال کلی هستش.پروگرامرهای fpga که برای برنامه های مختلف فرقی نداره درسته؟؟؟]]> چند سوال داشتم راجب fpga advantage.
1-این نرم افزار از چه نوع برنامه نویسی استفاده میکنه؟verilog?vhdl?c?
2-این نرم افزار خانواده های چه نوع fpga هایی رو ساپورت میکنه؟؟
3-این سوال کلی هستش.پروگرامرهای fpga که برای برنامه های مختلف فرقی نداره درسته؟؟؟]]> <![CDATA[Active-HDL]]> https://www.iranled.com/forum/thread-25413.html Tue, 19 Feb 2013 08:54:20 +0000 https://www.iranled.com/forum/thread-25413.html از کجا میتونم نرم افزار active-HDL و MOdelsim رو دانلود کنم؟!! کلی تو گوگل گشتم ولی نتونستم پیدا کنم خواهش میکنم اگه کسی میتونه بهم کمک کنه بد جوری لازم دارم
با تشکر]]> از کجا میتونم نرم افزار active-HDL و MOdelsim رو دانلود کنم؟!! کلی تو گوگل گشتم ولی نتونستم پیدا کنم خواهش میکنم اگه کسی میتونه بهم کمک کنه بد جوری لازم دارم
با تشکر]]> <![CDATA[بازار کار FPGA]]> https://www.iranled.com/forum/thread-25349.html Sat, 09 Feb 2013 16:20:01 +0000 https://www.iranled.com/forum/thread-25349.html من تازه میخوام شروع به یادگیری FPGA کنم میخواستم از دوستان بپرسم که بازار کار این حرفه چجوریه و کلا ارزش داره بخاطر درآمد زایی دنبال این حرفه باشیم یا نه...]]> من تازه میخوام شروع به یادگیری FPGA کنم میخواستم از دوستان بپرسم که بازار کار این حرفه چجوریه و کلا ارزش داره بخاطر درآمد زایی دنبال این حرفه باشیم یا نه...]]> <![CDATA[پروگرم کردن پی رام (XCF04f)]]> https://www.iranled.com/forum/thread-24627.html Fri, 12 Oct 2012 13:08:40 +0000 https://www.iranled.com/forum/thread-24627.html من یه برد FPGA طراحی کردم و برای پروگرم کردنش از XCf004s و پروگرمر JTAG استفاده کردم. در مرحله اول XCf04s رو روی بردم مونتاژ کردم بعد خواستم پروگرمش کنم اما ارور داد، از پروگرمر مطمئنم.
آیا باید FPGA هم مونتاژ بشه تا بتونیم XCf04s رو پروگرام کنیم؟؟
با تشکر از شما]]> من یه برد FPGA طراحی کردم و برای پروگرم کردنش از XCf004s و پروگرمر JTAG استفاده کردم. در مرحله اول XCf04s رو روی بردم مونتاژ کردم بعد خواستم پروگرمش کنم اما ارور داد، از پروگرمر مطمئنم.
آیا باید FPGA هم مونتاژ بشه تا بتونیم XCf04s رو پروگرام کنیم؟؟
با تشکر از شما]]> <![CDATA[نرم افزار Altium Desiagner]]> https://www.iranled.com/forum/thread-24591.html Fri, 05 Oct 2012 00:00:12 +0000 https://www.iranled.com/forum/thread-24591.html آیا کسی با نرم افزار Altium Desiagner طراحی بر روی FPGA انجام داده؟؟
آخرين ورژنش پی هست؟]]> آیا کسی با نرم افزار Altium Desiagner طراحی بر روی FPGA انجام داده؟؟
آخرين ورژنش پی هست؟]]> <![CDATA[مشکلاتی که VHDL یا Verilog داریم...]]> https://www.iranled.com/forum/thread-24370.html Thu, 30 Aug 2012 07:49:53 +0000 https://www.iranled.com/forum/thread-24370.html یه تاپیک خوب برای این نوع مشکلات :)

دوستان مشکل این کد من چیه؟
سنتز نمیشه....


کد:
----------------------------------------------------------------------------------
-- Company:
-- Engineer:
--
-- Create Date:    22:48:29 08/29/2012
-- Design Name:
-- Module Name:    top01 - Behavioral
-- Project Name:
-- Target Devices:
-- Tool versions:
-- Description:
--
-- Dependencies:
--
-- Revision:
-- Revision 0.01 - File Created
-- Additional Comments:
--
----------------------------------------------------------------------------------
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

---- Uncomment the following library declaration if instantiating
---- any Xilinx primitives in this code.
--library UNISIM;
--use UNISIM.VComponents.all;

entity top01 is
    Port ( out01 : buffer  STD_LOGIC :='0';
           out02 : buffer  STD_LOGIC :='0';
              reset : in std_logic;
           clk : in  STD_LOGIC);
end top01;

architecture Behavioral of top01 is

begin
    process(clk,reset)
        variable count: integer range 0 to 1000 :=0;
    begin
    if(reset = '1')then
        count := count +1;
        if( count >900 )then
            count :=0;
            if(out01 = '0') then
                out01 <='1';
            else
                out01 <='0';
            end if;
        end if;
    else
        count:=0;
    end if;
    end process;

end Behavioral;









کد:
FATAL_ERROR:Xst:xstrtlviewer.c:2417:1.85 - Unsupported macro type (LPM_LATCH_) in FillNodePropFromMacroBas Process will terminate. For technical support on this issue, please open a WebCase with this project attached at http://www.xilinx.com/support.

**********************

کد:
WARNING:Xst:819 - "top01.vhd" line 40: One or more signals are missing in the process sensitivity list. To enable synthesis of FPGA/CPLD hardware, XST will assume that all necessary signals are present in the sensitivity list. Please note that the result of the synthesis may differ from the initial design specification. The missing signals are:
<reset>, <out01>
WARNING:Xst:647 - Input <clk> is never used. This port will be preserved and left unconnected if it belongs to a top-level block or it belongs to a sub-block and the hierarchy of this sub-block is preserved.
WARNING:Xst:1306 - Output <out02> is never assigned.
WARNING:Xst:737 - Found 1-bit latch for signal <out01>. Latches may be generated from incomplete case or if statements. We do not recommend the use of latches in FPGA/CPLD designs, as they may lead to timing problems. Found 10-bit adder for signal <count$add0000> created at line 44. Found 10-bit comparator greater for signal <out01$cmp_gt0000> created at line 45. Summary:

اولی error هاست.
دومی warning هاست

با ise کار میکنم. ورژن 11]]> یه تاپیک خوب برای این نوع مشکلات :)

دوستان مشکل این کد من چیه؟
سنتز نمیشه....


کد:
----------------------------------------------------------------------------------
-- Company:
-- Engineer:
--
-- Create Date:    22:48:29 08/29/2012
-- Design Name:
-- Module Name:    top01 - Behavioral
-- Project Name:
-- Target Devices:
-- Tool versions:
-- Description:
--
-- Dependencies:
--
-- Revision:
-- Revision 0.01 - File Created
-- Additional Comments:
--
----------------------------------------------------------------------------------
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

---- Uncomment the following library declaration if instantiating
---- any Xilinx primitives in this code.
--library UNISIM;
--use UNISIM.VComponents.all;

entity top01 is
    Port ( out01 : buffer  STD_LOGIC :='0';
           out02 : buffer  STD_LOGIC :='0';
              reset : in std_logic;
           clk : in  STD_LOGIC);
end top01;

architecture Behavioral of top01 is

begin
    process(clk,reset)
        variable count: integer range 0 to 1000 :=0;
    begin
    if(reset = '1')then
        count := count +1;
        if( count >900 )then
            count :=0;
            if(out01 = '0') then
                out01 <='1';
            else
                out01 <='0';
            end if;
        end if;
    else
        count:=0;
    end if;
    end process;

end Behavioral;









کد:
FATAL_ERROR:Xst:xstrtlviewer.c:2417:1.85 - Unsupported macro type (LPM_LATCH_) in FillNodePropFromMacroBas Process will terminate. For technical support on this issue, please open a WebCase with this project attached at http://www.xilinx.com/support.

**********************

کد:
WARNING:Xst:819 - "top01.vhd" line 40: One or more signals are missing in the process sensitivity list. To enable synthesis of FPGA/CPLD hardware, XST will assume that all necessary signals are present in the sensitivity list. Please note that the result of the synthesis may differ from the initial design specification. The missing signals are:
<reset>, <out01>
WARNING:Xst:647 - Input <clk> is never used. This port will be preserved and left unconnected if it belongs to a top-level block or it belongs to a sub-block and the hierarchy of this sub-block is preserved.
WARNING:Xst:1306 - Output <out02> is never assigned.
WARNING:Xst:737 - Found 1-bit latch for signal <out01>. Latches may be generated from incomplete case or if statements. We do not recommend the use of latches in FPGA/CPLD designs, as they may lead to timing problems. Found 10-bit adder for signal <count$add0000> created at line 44. Found 10-bit comparator greater for signal <out01$cmp_gt0000> created at line 45. Summary:

اولی error هاست.
دومی warning هاست

با ise کار میکنم. ورژن 11]]> <![CDATA[درخواست آموزش fpga همراه با مثال و فایل پروتئوس]]> https://www.iranled.com/forum/thread-23200.html Wed, 14 Mar 2012 12:21:43 +0000 https://www.iranled.com/forum/thread-23200.html شاید بگید که این موضوع تکراریه و تو وب زیاده ولی من خیلی جستجو کردم و هیچ کدوم از اونها همراه با فایل شبیه سازی پروتئوس نبودند.
از شما خواهش میکنم اگه مطلبی در رایطه با FPGA یا ARM با شبیه سازیش دارین به من کمک کنید.
تشکر]]> شاید بگید که این موضوع تکراریه و تو وب زیاده ولی من خیلی جستجو کردم و هیچ کدوم از اونها همراه با فایل شبیه سازی پروتئوس نبودند.
از شما خواهش میکنم اگه مطلبی در رایطه با FPGA یا ARM با شبیه سازیش دارین به من کمک کنید.
تشکر]]> <![CDATA[سوال در رابطه طراحی PID با FPGA]]> https://www.iranled.com/forum/thread-22941.html Wed, 08 Feb 2012 19:20:44 +0000 https://www.iranled.com/forum/thread-22941.html در مورد موضوع بحث میخواستم یه کد نمونه برام بزارید که با این طراحی آشنا بشم. لازم به ذکر است که لطف کنین این کد رو به زبان سی یا VHDL بدین.
با تشکر
حسن]]> در مورد موضوع بحث میخواستم یه کد نمونه برام بزارید که با این طراحی آشنا بشم. لازم به ذکر است که لطف کنین این کد رو به زبان سی یا VHDL بدین.
با تشکر
حسن]]> <![CDATA[شماتیک و برد spartan3]]> https://www.iranled.com/forum/thread-21729.html Fri, 09 Sep 2011 08:15:19 +0000 https://www.iranled.com/forum/thread-21729.html شماتیک و برد برای راه انداز fpga spartan3 xc3s400 که خودم طراحی کردم و جواب داده
http://spiderman.persiangig.com/spartan3.rar
البته بنظر من این برد رو نسازین. چون چندتا اشکال کوچیک داره و یکمم بزرگ شده.
اما شماتیک و سیگنال ها درستن

اگه سوالی در مورد شماتیک و سیگنال ها داشتین بپرسین. تقریبا کل دیتاشیت و منابع مربوط رو خوندم!!
]]> شماتیک و برد برای راه انداز fpga spartan3 xc3s400 که خودم طراحی کردم و جواب داده
http://spiderman.persiangig.com/spartan3.rar
البته بنظر من این برد رو نسازین. چون چندتا اشکال کوچیک داره و یکمم بزرگ شده.
اما شماتیک و سیگنال ها درستن

اگه سوالی در مورد شماتیک و سیگنال ها داشتین بپرسین. تقریبا کل دیتاشیت و منابع مربوط رو خوندم!!
]]>